

1. 选择填空题

- (1) 硅开关二极管导通时的正向压降为_____。
- (a) 0.5V (b) 0.7V (c) 0.1V (d) 0.3V
- (2) 二极管与门的两输入信号 $AB=$ _____时，输出为高电平。
- (a) 00 (b) 01 (c) 10 (d) 11
- (3) 二极管或门的两输入信号 $AB=$ _____时，输出为低电平。
- (a) 00 (b) 01 (c) 10 (d) 11
- (4) 当发射结 J_e 和集电结 J_c 均正偏时，晶体三极管工作在_____状态。
- (a) 放大 (b) 饱和 (c) 截止 (d) 倒置
- (5) 晶体三极管两个 PN 结都反偏时，工作在_____状态。
- (a) 放大 (b) 饱和 (c) 截止 (d) 倒置
- (6) 数字电路中，当晶体管的饱和深度变浅时，其工作速度_____。
- (a) 变低 (b) 不变 (c) 变高 (d) 加倍

(7) 标准 TTL 门 $U_{I\max}$ (关门电平 U_{OFF}) 之值为_____。

- (a) 0.3V (b) 0.5V (c) 0.8V (d) 1.2V

(8) 标准 TTL 门 U_{IHmin} (开门电平 U_{ON}) 之值为_____。

- (a) 0.3V (b) 0.7V (c) 1.4V (d) 2V

(9) TTL 与非门输出高电平的参数规范值是_____。

- (a) $U_{OH} \geq 1.4V$ (b) $U_{OH} \geq 2.4V$

- (c) $U_{OH} \geq 3.3V$ (d) $U_{OH} = 3.6V$

(10) TTL 与非门输出低电平的参数规范值是_____。

- (a) $U_{OL} \leq 0.3V$ (b) $U_{OL} \geq 0.3V$

- (c) $U_{OL} \leq 0.4V$ (d) $U_{OL} = 0.8V$

(11) TTL 与非门阈值电压 U_T 的典型值是_____。

- (a) 0.4V (b) 1.4V (c) 2V (d) 2.4V

(12) TTL 与非门的低电平输入电流 I_{IL} 的参数规范值是_____。

- (a) 20 μ A (b) 40 μ A (c) 1.6 mA (d) 16 mA

(13) TTL 与非门高电平输入电流 I_{IH} 的参数规范值是_____。

- (a) 20 μ A (b) 40 μ A (c) 1.6 mA (d) 16 mA

(14) TTL 与非门低电平输出电流 I_{OL} (灌电流) 的参数规范值是_____。

- (a) 20 μ A (b) 40 μ A (c) 1.6 mA (d) 16 mA

(15) TTL 与非门高电平输出电流 I_{OH} (拉电流) 的参数规范值是_____。

- (a) 200 μ A (b) 400 μ A (c) 800 μ A (d) 1000 μ A

(16) TTL 电路中, _____ 能实现“线与”逻辑。

- (a) 异或门 (b) OC 门 (c) 三态门 (d) 与或非门

(17) 用三态门可以实现“总线”连接, 但其“使能”控制端应为_____。

- (a) 固定接 0 (b) 固定接 1 (c) 同时使能 (d) 分时使能

- (18) TTL 门电路的开门电阻 R_{ON} 的典型值为_____。
- (a) $3k\Omega$ (b) $2k\Omega$ (c) 900Ω (d) 300Ω
- (19) 门电路输入端对地所接电阻 $R \leq R_{OFF}$ 时，相当于此端_____。
- (a) 接逻辑“1” (b) 接逻辑“0”
(c) 接 2.4V 电压 (d) 逻辑不定
- (20) 门电路输入端对地所接电阻 $R \geq R_{ON}$ 时，相当于此端_____。
- (a) 接逻辑“1” (b) 接逻辑“0”
(c) 接 0.4V 电压 (d) 逻辑不定
- (21) 数字系统中，降低尖峰电流影响，所采取的措施是_____。
- (a) 接入关门电阻 (b) 接入开门电阻
(c) 接入滤波电容 (d) 降低供电电压
- (22) CMOS 系列产品中，工作速度低于 74 系列 TTL 的是_____系列。
- (a) 74HC (b) 74HCT (c) 54HC (d) 4000B

(23) 不属于 CMOS 逻辑电路优点的提法是_____。

- (a) 输出高低电平理想 (b) 电源适用范围宽
(c) 抗干扰能力强 (d) 电流驱动能力强

(24) 电源电压 V_{DD} 为 10V 的 CMOS 传输门可以传递幅度为_____的信号。

- (a) $-10\sim 0V$ (b) $0\sim 10V$ (c) $0\sim V_{DD}/2$ (d) $>10V$

2. 填空题 (请在空格中填上合适的词语, 将题中的论述补充完整)

- (1) 二极管最重要的特性是_____。
- (2) 逻辑电路中, 电平接近于零时称为_____, 电平接近 V_{CC} 时称为_____。
- (3) 数字电路中, 晶体三极管一般工作在_____状态。
- (4) 晶体三极管进入饱和后, 若继续增加 I_B , 集电极电流 I_C _____。
- (5) 在晶体三极管 c、b 极间并接_____, 可提高晶体三极管开关速度。
- (6) TTL 集成门的驱动能力比 CMOS 逻辑门_____。
- (7) 当 $U_{GS} < U_T$ 时, NMOS 管工作于_____状态。
- (8) TTL 集成电路中, 多发射极晶体管完成_____逻辑功能。
- (9) TTL 门采用推拉输出结构的优点是_____。
- (10) TTL 与非门输出高电平 U_{OH} 的典型值为_____。

(11) TTL 与非门输出低电平 U_{OL} 的典型值为_____。

(12) TTL 与非门的噪声容限反映了门电路的_____能力。

(13) TTL 与非门的低电平噪声容限 U_{NL} = _____。

(14) TTL 与非门的高电平噪声容限 U_{NH} = _____。

(15) 门电路输出波形相对于输入波形的延后时间称为_____。

(16) 门的品质因数 M = _____， M 值越_____，门的性能越好。

(17) 用三态门构成总线连接时，依靠_____信号的控制，可以实现总线的共享而不至于引起_____。

(18) 与门的多余输入端可_____。

(19) 或门的多余输入端可_____。

(20) CMOS 逻辑电路中，若 $V_{DD} = 10V$ ，则输出低电平 U_{OL} 近似为_____，输出高电平 U_{OH} 近似为_____。

(21) TTL 驱动 CMOS 负载时， $U_{OHmin} \geq U_{IHmin}$ 得不到满足，常用的解决办法是将 TTL 输出接_____。

作 业

3.4 若TTL与非门的输入电压为2.2V，确定该输入属于(1)逻辑0；(2)逻辑1；(3)输入位于过渡区，输出不确定，为禁止状态。

[解] 因为TTL与非门的 $U_{IH} > 2.0V$ ，所以输入电压为2.2V时，属于逻辑1。

3.5 若TTL与非门的输出电压为2.2V，确定该输出属于(1)逻辑0；(2)逻辑1；(3)不确定的禁止状态。

[解] 因为TTL与非门的输出低电平不大于0.4V，输出高电平不低于2.4V，所以输出电压为2.2V时，属于(3)不确定的禁止状态。

3.7 标准TTL门的电路电源电压一般为(1)12V；(2)6V；(3)5V；(4)-5V。

[解] (3)5V

3.6

利用网络资源，查找 7432 和 7421IC 的数据手册，说明分别是什么逻辑器件？内部分别有几个独立器件？7421 是多少引脚的封装？是否有未使用的引脚？

[解] 读者通过以下网址，搜索并下载器件厂家提供的 7432 和 7421 的 pdf 文件，阅读器件资料可知，7432 内部有四个独立的两输入或门，称为四 2 输入或门。7421 是双 4 输入与门，DIP 封装，3 和 11 引脚未使用。


<http://www.icpdf.com/>

<http://www.51ic.info/>

<http://www.21ic.com/>

<http://www.icminer.com/>


3.10 图题 2.10 中, G_1 、 G_2 是两个集电极开路与非门, 接成线与形式, 每个门在输出低电平时允许灌入的最大电流为 $I_{OLmax}=13mA$, 输出高电平时的输出电流 $I_{OH}<25\mu A$ 。 G_3 、 G_4 、 G_5 、 G_6 是四个 TTL 与非门, 它们的输入低电平电流 $I_{IL}=1.6mA$, 输入高电平电流 $I_{IH}<50\mu A$, $V_{CC}=5V$ 。试计算外接负载 R_C 的取值范围 R_{Cmax} 及 R_{Cmin} 。



$$R_{Cmin} = \frac{V_{CC} - U_{OLmax}}{I_{OLmax} - mI_{IL}} = \frac{5 - 0.4}{13 - 4 \times 1.6} \times 10^3 = 0.697k\Omega$$



$$R_{Cmax} = \frac{V_{CC} - U_{OHmin}}{nI_{OH} + kI_{IH}} = \frac{5 - 2.4}{2 \times 25 + 4 \times 50} \times 10^6 = 10.4k\Omega$$

3.11 图题2.11中, 若A的波形如图所示, 写出逻辑函数式 F , 并对应地画出波形; 若考虑与非门的平均传输时延 $t_{pd}=50\text{ns}$, 试重新画出 F 的波形。



$$F = \overline{\overline{A}A} = 1$$

不考虑门的传输延时, 输出
固定为高电平




3.14 设计一个发光二极管(LED)驱动电路, 设LED的参数为 $U_F=2.2V$, $I_D=10mA$; 若 $V_{CC}=5V$, 当LED发亮时, 电路的输出为低电平, 选择集成门电路的型号, 并画出电路图。

[解] 74 系列门低电平输出时驱动能力强, 应该选择 (a) 电路。


(1) 限流电阻 R 之值 (取 $U_{OL}=0.4V$)

$$R = \frac{V_{CC} - U_F - U_{OL}}{I_D} = \frac{5 - 2.2 - 0.4}{10} \times 10^3 = 240\Omega$$

(2) 选用门电路的型号: 由于电路输出为低电平时 LED 发光, 要求所选门电路的 $I_{OLmax} \geq I_D = 10mA$, 可选 74 系列 TTL 门 7404 非门。



3.15 分析图题的逻辑功能。




当 $X = 1$ 时，经非门使输出端三态门的控制信号 $EN=0$ ，


因此， $F_4 = Z$ ；

当 $X = 0$ 时，输出端使能信号有效，

$$F_4 = \overline{\overline{A}B} = \overline{A}B$$

3.19 电路如图示，当 $M=0$ 时实现何种功能？当 $M=1$ 时又实现何种功能？请说明其工作原理。





[解] (1)由电路可写出如下逻辑关系

$$F_i = M \odot A_i = MA_i + \overline{M} \overline{A_i}$$

(2) 分析电路功能

当 $M=0$ 时, $F_i = \overline{A_i}$, 输出为反码; 当 $M=1$ 时, $F_i = A_i$, 输出为原码。


电路实现 4 位原码/反码变换功能。

补充： 图为多功能函数发生器，共有16种逻辑功能。A、B为输入变量， $E_3E_2E_1E_0$ 为功能控制端。

(1)试写出Y的表达式（不需化简）；


(2)列表给出 $E_3E_2E_1E_0$ 为0000到0111时的电路功能（Y的表达式）。

(3)若OC门输出高电平大于3V，且每个门漏电流 $I_{OH}=100\mu A$ ；输出低电平小于0.3V，且最大灌电流 $I_{OL}=8mA$ ，设输出驱动两个TTL门，且各TTL门的输入端数为1，（TTL门的高电平输入电流 $I_{IH}=20\mu A$ ，输入低电平电流 $I_{IL}=0.4mA$ ），试问R的取值范围是多少？




[解] (1) 写出电路的逻辑表达式:

$$Y = \overline{ABE_3} \cdot \overline{ABE_2} \cdot \overline{ABE_1} \cdot \overline{ABE_0}$$



$E_3E_2E_1E_0$	Y
0 0 0 0	1
0 0 0 1	$A+B$
0 0 1 0	$\overline{A+B}$
0 0 1 1	B
0 1 0 0	$A+\overline{B}$
0 1 0 1	A
0 1 1 0	$A \odot B$
0 1 1 1	AB



2. 计算上拉电阻:

$$R \leq \frac{V_{CC} - U_{OHmin}}{nI_{OH} + mI_{IH}}$$

$$= \frac{5 - 3}{(4 \times 0.1 + 2 \times 0.02) \times 10^{-3}} = 4.6 \text{ k}\Omega$$

$$R \geq \frac{V_{CC} - U_{OLmax}}{I_{OL} - mI_{IS}} = \frac{5 - 0.3}{(8 - 2 \times 0.4) \times 10^{-3}} = 0.65 \text{ k}\Omega$$

R 可选 1.1kΩ电阻。